自舉電容（Bootstrap Capacitor）是模擬及功率集成電路設計中一種經(jīng)典且至關重要的電路技術，它通過電容的儲能與電荷轉(zhuǎn)移，能夠在特定節(jié)點創(chuàng)造出高于電源電壓的驅(qū)動電平或提供動態(tài)偏置，廣泛應用于柵極驅(qū)動、電平移位、放大器偏置等場景。對于首次進行自舉電路設計的工程師而言，理解其工作原理并規(guī)避常見陷阱是成功的關鍵。本文將系統(tǒng)闡述設計過程中的核心注意事項。

一、 深入理解工作原理，明確設計目標

設計之初，必須透徹理解自舉電路在所設計模塊中的具體作用。常見的有：

1. 用于高壓側(cè)NMOS柵極驅(qū)動：在半橋或全橋電路中，使高壓側(cè)NMOS的柵源電壓（Vgs）在導通時能充分高于閾值電壓，確保其完全開啟。
2. 用于提高輸出擺幅：在運算放大器或驅(qū)動器中，通過自舉提升某節(jié)點的電壓，使輸出能更接近電源軌。
3. 用于動態(tài)偏置：為某些電路提供跟隨信號變化的偏置電壓，改善性能。

明確目標后，才能合理選擇自舉電容的接入點、充電回路和放電控制邏輯。

二、 自舉電容的容值計算與選擇

電容值是設計的核心參數(shù)，選擇不當會導致功能失效。

1. 容值計算原則：電容需在單個工作周期內(nèi)儲存足夠的電荷，以確保在需要提供升壓的時段內(nèi)，其電壓降（ΔV）在可接受的范圍內(nèi)。基本公式為：
Cboot ≥ Qtotal / ΔV
其中，Q_total 主要包括被驅(qū)動MOS管柵極電荷（Qg）、通過自舉電阻的泄漏電荷以及任何寄生電容的充電電荷。對于柵極驅(qū)動應用，Qg 是主要部分，需從器件手冊中獲取。ΔV 通常設定為小于自舉電源電壓的5%-10%。

1. 容值選擇權衡：電容并非越大越好。過大的電容會：

• 增加芯片面積（對于集成電容）或外部元件成本與體積。

• 延長啟動時的初始充電時間，可能導致上電時序問題。

- 在高速開關應用中，可能因充放電電流過大而增加功耗和應力。
因此，應在滿足電荷需求的前提下，選擇適中的容值，并務必通過瞬態(tài)仿真進行驗證。

三、 自舉二極管的選型與集成考慮

為自舉電容充電的二極管（或用作二極管的MOS管）至關重要。

1. 關鍵參數(shù)：

• 反向耐壓：必須高于電路中的最高電壓應力。在半橋驅(qū)動中，需承受總線高壓。

• 反向恢復時間/電荷：應盡可能小（優(yōu)選肖特基特性或快恢復型），尤其是在高頻應用中。慢速二極管會導致嚴重的電荷倒灌和效率損失，甚至損壞電路。

• 正向壓降：影響充電效率和最終能達到的自舉電壓。

1. 集成設計：在CMOS工藝中，常使用MOS管實現(xiàn)二極管功能。需注意其體效應和寄生電容，并合理設計寬長比（W/L），在速度、壓降和面積間取得平衡。

四、 充放電路徑與時序的精心設計

自舉電路是一個動態(tài)電荷泵，其充放電時序必須精確控制。

1. 充電時機：電容必須在每個周期（或幾個周期）內(nèi)的特定時間段被充電至目標電壓。例如，在半橋驅(qū)動中，通常在下管導通、自舉電容下端被拉低至地時進行充電。必須確保充電時間足夠。
2. 放電（使用）控制：在電容提供升壓的時段，必須嚴格防止其向電源或其他節(jié)點的漏電路徑。這需要仔細檢查所有可能的寄生泄漏通路。
3. 死區(qū)時間管理：在橋式電路中，需確保死區(qū)時間內(nèi)自舉電容的電壓狀態(tài)穩(wěn)定，不會因上下管同時關斷而產(chǎn)生浮空或意外放電。

五、 可靠性設計與仿真驗證

1. 電壓應力分析：對自舉電容、二極管以及相關控制MOS管的各個端口進行全面的DC和瞬態(tài)電壓應力檢查，確保在任何工作條件下都不超過工藝允許的最大電壓（絕對最大值和可靠性限值）。
2. 啟動與極端情況仿真：

• 初始上電：仿真從零開始上電的過程，確保自舉電容能被順利初始化充電，系統(tǒng)能進入正常工作狀態(tài)。

• 負載瞬變與短路：驗證在輸出重載或短路時，自舉電壓是否能維持，電路是否會發(fā)生閂鎖或失效。

• 工藝角（PVT）仿真：在工藝偏差、電源電壓波動和溫度變化的極端組合下進行仿真，確保功能魯棒性。特別是慢速工藝角下泄漏電流小可能有益，但快速角下開關速度快、泄漏大，可能對自舉電容維持電壓不利。

1. 寄生參數(shù)提取：對于高頻或高精度應用，需要考慮關鍵走線的寄生電阻和電容對充放電速度及電壓峰值的影響。

六、 布局布線要點

良好的物理實現(xiàn)是電路工作的最后保障。

1. 電容布局：若電容集成在片上，應使用高密度、低電壓系數(shù)的電容（如MIM電容）。盡量將其靠近被驅(qū)動點，以減少寄生電感對瞬態(tài)響應的影響。
2. 關鍵路徑縮短：自舉電容的充放電回路（特別是高頻開關電流路徑）應盡可能短而寬，以減小寄生電感和電阻，降低噪聲和損耗。
3. 隔離與保護：自舉節(jié)點通常電壓較高或擺動較大，應與敏感的低壓信號線（如邏輯控制信號）進行充分的隔離（使用保護環(huán)、增加間距、走在不同層等），防止串擾和噪聲注入。

###

首次設計自舉電容電路是一個從理論到實踐的系統(tǒng)工程。成功的關鍵在于：原理清晰、計算嚴謹、時序可控、驗證全面、布局精心。從最初的結(jié)構選型開始，就應結(jié)合具體的工藝庫和系統(tǒng)要求，通過反復的仿真迭代來優(yōu)化每一個參數(shù)和晶體管尺寸。避免僅停留在理想原理圖層面，而忽視寄生效應和極端工作條件，這樣才能設計出穩(wěn)定、高效、可靠的自舉電路模塊，為整個芯片的成功奠定堅實基礎。